什么是cache，有什么用

cache是一种内存，叫高速缓存。

从容量来说：CPU <　寄存器 < cache < DDR
从速度来说：CPU > 寄存器 > cache > DDR

cache的存在，是因为寄存器和ddr之间速度差异太大，ddr的速度远不能满足寄存器的需要（不能满足cpu的需要，所以没有cache会拉低整个系统的整体速度）

整个系统中CPU的供应链由：寄存器+cache+DDR+硬盘/flash四阶组成，这是综合考虑了性能、成本后得到的妥协的结果。
210内部有32KB icache和32kb dcache。icache是用来缓存指令的；dcache是用来缓存数据的。

cache的意义：指令平时是放在硬盘/flash中的，运行时读取到DDR中，再从DDR中读给寄存器，再由寄存器送给cpu。但是DDR的速度和寄存器（代表的就是CPU）相差太大，如果CPU运行完一句再去DDR读取下一句，那么CPU的速度完全就被DDR给拖慢了。解决方案就是icache。
icache工作时，会把我们CPU正在运行的指令的旁边几句指令事先给读取到icache中（CPU设计有一个基本原理：代码执行时，下一句执行当前一句代码旁边代码的可能性要大很多）。当下一句CPU要指令时，cache首先检查自己事先准备的缓存指令中有没这句，如果有就直接拿给CPU，如果没有则需要从DDR中重新去读取拿给CPU，并同时做一系列的动作：清缓存、重新缓存。

iROM中BL0对cache的操作
首先，icache的一切动作都是自动的，不需人为干预。我们所需要做的就是打开/关闭icache。
其次，在210的iROM中BL0已经打开了icache。所以之前看到的现象都是icache打开时的现象。
1.5.4.3、汇编代码读写cp15以开关icache

mrc p15,0,r0,c1,c0,0;            // 读出cp15的c1到r0中
bic r0, r0, #(1<<12)            // bit12 置0  关icache
orr r0, r0, #(1<<12)            // bit12 置1  开icache
mcr p15,0,r0,c1,c0,0;

实验验证
我们来看三种情况下的实验现象：

1 直接使用BL0中对icache的操作
2 关icache
3 开icache

实验结果分析：

结论1：irom中确实是打开了icache的。
结论2：icache关闭确实比icache打开时led闪烁变慢，说明指令执行速度变慢。

start.s:

/*
 * 文件名：    led.s    
 * 作者：    朱老师
 * 描述：    演示汇编开关icache
 */

#define WTCON        0xE2700000

#define SVC_STACK    0xd0037d80

.global _start                    // 把_start链接属性改为外部，这样其他文件就可以看见_start了
_start:
    // 第1步：关看门狗（向WTCON的bit5写入0即可）
    ldr r0, =WTCON
    ldr r1, =0x0
    str r1, [r0]
    
    // 第2步：设置SVC栈
    ldr sp, =SVC_STACK
    
    // 第3步：开/关icache
    mrc p15,0,r0,c1,c0,0;            // 读出cp15的c1到r0中
    //bic r0, r0, #(1<<12)            // bit12 置0  关icache
    orr r0, r0, #(1<<12)            // bit12 置1  开icache
    mcr p15,0,r0,c1,c0,0;
    

    // 从这里之后就可以开始调用C程序了
    bl led_blink                    // led_blink是C语言实现的一个函数
    
// 汇编最后的这个死循环不能丢
    b .